ij

::

LERNER AND GREENBERG, P.A.

PATENT ATTORNEYS AND ATTORNEYS AT LAW

2445 Hollywood Boulevard Hollywood, Florida 33020 Tel: (954) 925-1100 Fax: (954) 925-1101

Herbert L. Lerner (NY Bar) Laurence A. Greenberg (FL Bar)

Werner H. Stemer (FL Bar), Senior Attorney

Ralph E. Locher (FL, IL, MO Bars)
Manfred Beck (US & German Pat. Agent)
Mark P. Weichselbaum (TN Bar)
Gregory L. Mayback (FL Bar)
Markus Nolff (FL Bar)
Otto S. Kauder (Reg. Pat. Agent)
Loren Donald Pearson (FL Bar)

www.patentusa.com patents@patentusa.com

Mailing Address: Post Office Box 2480 Hollywood, FL 33022-2480 1c857 U.S. PTO 09/621905

New York Office 153 E 57th Street Suite 15G New York, NY 10022

"Express Mail" mailing label number <u>EL608559485US</u> Date of Deposit July 24, 2000

I hereby certify that this paper or fee is being deposited with the United States Postal Service "Express Mail Post Office to Addressee" service under 37 CFR 1.10 on the date indicated above and is addressed to the Assistant Commissioner for Patents, Washington, D.C. 20231.

Docket No.: GR 99 P 2371

Date: July 24, 2000

Hon. Commissioner of Patents and Trademarks Washington, D.C. 20231

Sir:

Enclosed herewith are the necessary papers for filing the following application for Letters Patent:

Applicant

THOMAS HEIN ET AL.

Title

SYNCHRONOUS INTEGRATED MEMORY

3 sheets of formal drawings in triplicate.

A check in the amount of \$690.00 covering the filing fee.

This application is being filed without a signed oath or declaration under the provisions of 37 CFR 1.53(d) and in a foreign language (without a translation) under 37 CFR 1.52(d). Applicants await notification of the date by which the oath or declaration, the English language translation and the surcharge are due, pursuant to these rules.

The Patent and Trademark Office is hereby given authority to charge Deposit Account No. 12-1099 of Lerner and Greenberg, P.A. for any fees due or deficiencies of payments made for any purpose during the pendency of the above-identified application.

Respectfully submitted.

LAURENCE A. GREENBERG REG. NO. 29,306

LAG:kc

Beschreibung

Synchroner integrierter Speicher

Die Erfindung betrifft einen synchronen integrierten Speicher, der auszulesende Daten synchron mit einem externen Takt an einem Datenanschluß ausgibt.

Bei synchronen DRAMs (Dynamic Random Access Memories) ist es bekannt, innerhalb des Speichers aus dem externen Takt mit-10 tels einer Regelungseinheit in Form einer Delay-Locked-Loop (DLL) einen internen Takt zu erzeugen, der dem externen Takt vorauseilt und mit dem eine Ausgabeschaltung des Speichers angesteuert wird. Die Ausgabeschaltung gibt die Daten am Da-15 tenanschluß mit einer Phasenverschiebung gegenüber dem internen Takt aus, die der Phasenverschiebung zwischen dem internen Takt und dem externen Takt entspricht. Somit werden die Daten synchron mit dem externen Takt am Datenanschluß ausgegeben. Die Daten sollen dabei nach dem Anlegen eines externen Lesekommandos innerhalb einer bestimmten Anzahl von Taktzy-20 klen des externen Takts am Datenanschluß vorliegen. Die vorbestimmte Anzahl von Taktzyklen wird auch als "Latency" bezeichnet.

Der Erfindung liegt die Aufgabe zugrunde, einen synchronen integrierten Speicher der genannten Art anzugeben, bei dem eine Ausgabe von auszulesenden Daten an einem Datenanschluß nach einer vorbestimmten Anzahl von Taktzyklen eines externen Taktes, nachdem ein Ausgabesteuersignal den Beginn eines Aus30 lesevorgangs angezeigt hat, erfolgt.

Diese Aufgabe wird mit einem synchronen Speicher gemäß Anspruch 1 gelöst. Vorteilhafte Aus- und Weiterbildungen der Erfindung sind Gegenstand der abhängigen Ansprüche.

Der erfindungsgemäße Speicher weist eine Regelungseinheit zur Erzeugung eines ersten internen Takts auf, der dem externen

15

30

Takt um eine bestimmte Phasenverschiebung vorauseilt. Ferner weist er eine Ausgabeschaltung auf, die über ein Aktivierungssignal aktivierbar ist, die im aktivierten Zustand einen Ausgabevorgang für die auszulesenden Daten synchron mit dem ersten internen Takt beginnt und die die Daten mit der bestimmten Phasenverschiebung gegenüber dem ersten internen Takt, also synchron mit dem externen Takt, am Datenanschluß ausgibt. Ferner weist er einen Taktgenerator zur Erzeugung eines zweiten internen Takts auf, der synchron mit dem externen Takt ist. Der Speicher hat außerdem eine Zähleinheit, die einen Zählvorgang zur Erfassung der Anzahl von aufeinanderfolgenden ersten Pegeln des ersten internen Takts beginnt, sobald während eines ersten Pegels eines Ausgabesteuersignals der zweite interne Takt erstmalig einen ersten Pegel annimmt, und die die Ausgabeschaltung über das Aktivierungssignal aktiviert, sobald die Anzahl der aufeinanderfolgenden ersten Pegel des ersten internen Takts einen vorgegebenen Wert erreicht hat.

Die Erfindung gewährleistet, daß die Daten am Datenanschluß um die vorgegebene Anzahl von Taktzyklen des externen Takts nach dem Auftreten des ersten Pegels des Ausgabesteuersignals ausgegeben werden, weil der erste interne Takt, dessen erste Pegel von der Zähleinheit gezählt werden, sich vom externen Takt nur um die bestimmte Phasenverschiebung unterscheidet.

Nach einer Weiterbildung der Erfindung wird der Zähleinheit ein veränderbares Steuersignal zugeführt, über das unterschiedliche vorgegebene Werte für die Anzahl der aufeinanderfolgenden ersten Pegel des ersten internen Takts einstellbar sind. Dies ermöglicht die Ausgabe von auszulesenden Daten mit einstellbarer Latency.

Nach einer Weiterbildung der Erfindung weist die Zähleinheit 35 ein Schieberegister mit einer Reihenschaltung von Registerelementen auf. Einem Eingang des ersten Registerelements der Reihenschaltung wird das Ausgabesteuersignal zugeführt.

30

35

Das erste Registerelement hat einen Takteingang, dem der zweite interne Takt zugeführt wird, und die übrigen Registerelemente haben Takteingänge, denen der erste interne Takt zugeführt wird. Ferner weist der Speicher einen Multiplexer auf, über den die Ausgänge wenigstens einiger der Registerelemente mit dem Aktivierungseingang der Ausgabeschaltung verbunden sind und dessen Schaltzustand über das Steuersignal einstellbar ist.

- Da die Registerelemente des Schieberegisters synchron mit dem ersten internen Takt arbeiten, ist das dem Aktivierungseingang der Ausgabeschaltung zugeführte Ausgangssignal des Multiplexers ebenfalls synchron mit dem ersten Takt, durch den auch der Ausgabevorgang für die auszulesenden Daten durch die Ausgabeschaltung gestartet wird. Daher erfolgt der Beginn des Ausgabevorgangs, der erst bei aktivierter Ausgabeschaltung möglich ist, unverzögert synchron mit dem ersten internen Takt.
- Nach einer Weiterbildung der Erfindung erzeugt der Taktgenerator den zweiten internen Takt mittels eines Verzögerungselementes aus dem ersten internen Takt. Dies ist problemlos möglich, da der erste interne Takt dem externen Takt um die bestimmte Phasenverschiebung vorauseilt.

Nach einer Weiterbildung der Erfindung weist die Regelungseinheit des Speichers einen Eingang auf, der mit dem externen
Takt verbunden ist, und einen Ausgang, mit dem der Eingang
über eine einstellbare Verzögerungseinheit verbunden ist und
an dem sie den ersten internen Takt erzeugt. Weiterhin weist
die Regelungseinheit einen Phasenkomparator auf, mit einem
ersten Eingang, der mit dem Eingang der Regelungseinheit verbunden ist, mit einem zweiten Eingang, mit dem der Ausgang
der Regelungseinheit über das Verzögerungselement des Taktgenerators verbunden ist, und mit einem Ausgang, der mit einem
Steuereingang der Verzögerungseinheit verbunden ist. Die Regelungseinheit dieser Weiterbildung ist also eine Delay-

Locked-Loop, in deren Rückkopplungszweig das Verzögerungselement angeordnet ist, das gleichzeitig zwei Funktionen erfüllt: Erstens die Einstellung der bestimmten Phasenverschiebung zwischen dem ersten internen Takt und dem externen Takt. Zweitens die Generierung des zweiten internen Takts aus dem ersten internen Takt. Wegen dieser Doppelfunktion des Verzögerungselements kann der Speicher mit weniger Komponenten realisiert werden, als wenn der Taktgenerator mit zusätzlich zu den Komponenten der Regelungseinheit vorhandenen Komponenten realisiert wäre.

Die Erfindung wird im folgenden anhand der Figuren näher erläutert. Es zeigen:

15 Figur 1 eine Ausgabeschaltung und eine Zähleinheit eines Ausführungsbeispiels des synchronen Speichers,

Figur 2 eine Regelungseinheit des synchronen Speichers und

Figuren 3 und 4 verschiedene beispielhafte Signalverläufe für das in den Figuren 1 und 2 dargestellte Ausführungsbeispiel.

Der hier beispielhaft dargestellte synchrone Speicher ist ein synchrones DRAM. Figur 1 zeigt ein Speicherzellenfeld MC des Speichers, aus dem auszulesende Daten D über eine Ausgabeschaltung OUT an einen Datenanschluß P ausgegeben werden. Die Ausgabeschaltung weist nicht genauer dargestellte Register R und Treiber DRV auf. Außerdem weist sie ein UND-Gatter AND auf, dessen erster Eingang ein Takteingang für einen ersten internen Takt CLKI1 und dessen zweiter Eingang ein Aktivierungseingang AKT ist. In Abhängigkeit des Ausgangssignals des UND-Gatters AND erfolgt die Ausgabe der auszulesenden Daten D durch die Ausgabeschaltung OUT. Dabei hat die Ausgabeschaltung OUT eine Verzögerung ΔTOUT zwischen dem Auftreten einer

25

30

35

20

10

15

20

die Ausgabeschaltung aktivierenden positiven Flanke des ersten internen Taktes CLKI1 am ersten Eingang des UND-Gatters AND bei gleichzeitigem hohem Pegel am Aktivierungseingang AKT und dem Zeitpunkt, zu dem ein auszulesendes Datum D am Datenanschluß P anliegt.

Der Speicher weist gemäß Figur 1 eine Zähleinheit CT auf, die ein Schieberegister mit Registerelementen RE umfaßt. Beispielhaft sind vier Registerelemente RE vorhanden, wobei deren Anzahl bei anderen Ausführungsbeispielen der Erfindung
auch andere Werte annehmen kann.

Ein Eingang I jedes Registerelements RE ist mit einem Ausgang O des vorhergehenden Registerelements verbunden. Der Eingang I des ersten Registerelements RE der Reihenschaltung ist mit einem internen Ausgabesteuersignal PAR verbunden, das aus einem externen Lesekommando, das dem Speicher zugeführt wird, abgeleitet ist. Jedes Registerelement RE weist einen Takteingang auf, wobei der Takteingang des ersten Registerelements negativ pegelsensitiv ist, der Takteingang des zweiten Registerelements positiv pegelsensitiv ist und die Takteingänge der übrigen Registerelemente positiv flankensensitiv sind. Dem Takteingang des ersten Registerelements RE wird ein zweites internes Taktsignal CLKI2 zugeführt, das synchron mit einem externen Takt CLKE ist, der dem Speicher zugeführt wird. Der Takteingang des ersten Registerelements RE reagiert auf negative Pegel des zweiten internen Takts CLKI2. Den Takteingängen der übrigen Registerelemente RE wird der erste interne Takt CLKI1 zugeführt.

Der Speicher weist gemäß Figur 1 weiterhin einen Taktgenerator G auf, der den zweiten internen Takt CLKI2 aus dem ersten internen Takt CLKI1 erzeugt. Dies geschieht mittels eines Verzögerungselements, das eine Verzögerungszeit $\Delta TOUT$ hat, die möglichst exakt mit der Verzögerungszeit $\Delta TOUT$ der Ausgabeschaltung übereinstimmt.

30

35

15

20

25

30

Die Ausgänge O der Registerelemente RE, mit Ausnahme des ersten Registerelements, sind über einen Multiplexer MUX mit dem zweiten Eingang des UND-Gatters AND verbunden. Über ein Steuersignal L, das dem Multiplexer MUX zugeführt wird, ist auswählbar, mit dem Ausgang welches Registerelements der Aktivierungseingang AKT der Ausgabeschaltung OUT leitend verbunden wird.

Figur 2 zeigt eine Regelungseinheit des erfindungsgemäßen Speichers in Form einer Delay-Locked-Loop (DLL), mit der der erste interne Takt CLKI1 aus dem externen Takt CLKE erzeugt wird. Die Regelungseinheit CTR weist einen Eingang auf, dem der externe Takt CLKE, verzögert um eine Eingangsverzögerung Δ TIN, die durch entsprechende Eingangsschaltungen 1 des Speichers verursacht wird, als dritter interner Takt CLKI3 zugeführt wird. Der Eingang der Regelungseinheit CTR ist über eine einstellbare Verzögerungseinheit DEL mit ihrem Ausgang verbunden, an dem sie den ersten internen Takt CLKI1 erzeugt. Weiterhin weist die Regelungseinheit CTR einen Phasenkomparator ϕ auf, dessen erster Eingang mit dem Eingang der Regelungseinheit CTR verbunden ist und der einen zweiten Eingang aufweist, mit dem der Ausgang der Regelungseinheit CTR über zwei Verzögerungselemente 10, 11 verbunden ist. Das erste Verzögerungselement 10 weist eine Verzögerungszeit $\Delta exttt{TOUT}$ auf, die möglichst exakt mit der Verzögerungszeit ΔTOUT der Ausgabeschaltung OUT aus Figur 1 übereinstimmt. Das zweite Verzögerungselement 11 weist eine Verzögerungszeit Δ TIN' auf, die möglichst exakt mit der Verzögerungszeit Δ TIN der Eingabeschaltung 1 übereinstimmt. Ein Regelausgang C des Phasenkomparators ϕ ist mit einem Steuereingang der einstellbaren Verzögerungseinheit DEL verbunden, über den deren Verzögerungszeit eingestellt wird.

Der von der Regelungseinheit CTR in Figur 2 erzeugte erste interne Takt CLKI1 eilt dem dritten internen Takt CLKI3 um die Summe der Verzögerungszeiten ΔTOUT', ΔTIN' der Verzögerungselemente 10, 11 vor. Da die Verzögerungszeit ΔTIN' des

zweiten Verzögerungselements 11 der Verzögerungszeit Δ TIN der Eingabeschaltung 1 entspricht, eilt der erste interne Takt CLKI1 daher dem externen Takt CLKE um die Verzögerungszeit Δ TOUT' des ersten Verzögerungselements 10 voraus.

5

15

20

Figur 2 ist, angedeutet durch den gestrichelten Pfeil, ein weiteres Ausführungsbeispiel der Erfindung zu entnehmen, bei dem als zweiter interner Takt CLKI2 das Ausgangssignal des ersten Verzögerungselements 10 verwendet wird. In diesem Fall ist das erste Verzögerungselement 10 Bestandteil des Taktgenerators G und mit dem in Figur 1 gezeigten Verzögerungselement identisch. Bei dem hier betrachtet Ausführungsbeispiel ist das Verzögerungselement des Taktgenerators G in Figur 1 jedoch zusätzlich zum ersten Verzögerungselement 10 der Regelungseinheit CTR vorhanden.

Da der zweite interne Takt CLKI2 aus dem ersten internen Takt CLKI1 durch den Taktgenerator G mit einer positiven Phasenverschiebung von $\Delta TOUT'$ erzeugt wird, ist er synchron mit dem externen Takt CLKE. Dabei bedeutet "synchron", daß die beiden Takte zueinander parktisch keine Phasenverschiebung aufweisen.

Die Figuren 3 und 4 zeigen unterschiedliche Beispiele für Signalverläufe des externen Takts CLKE, des Ausgabesteuersi-25 gnals PAR, der internen Takte CLKI1, CLKI2, CLKI3 sowie der am Datenanschluß P ausgegebenen Daten. Die Figuren 3 und 4 zeigen Signalverläufe für unterschiedliche Frequenzen der Taktsignale bei konstanter Verzögerungszeit Δ TOUT der Ausgabeschaltung OUT. Die Maßstäbe der Figuren 3 und 4 sind daher 30 unterschiedlich. Zu erkennen ist, daß der zweite interne Takt CLKI2 synchron mit dem externen Takt CLKE ist und der erste interne Takt CLKI1 dem externen Takt CLKE um die Verzögerungszeit TOUT der Ausgabeschaltung OUT vorauseilt. Das Aus-35 gabesteuersignal PAR ist synchron mit dem dritten Taktsignal CLKI3 am Eingang der Regelungseinheit CTR aus Figur 2.

15

20

25

30

Für die in den Figruen 3 und 4 dargestellten Signalverläufe wird der Multiplexer MUX aus Figur 1 über das Steuersignal L so angesteuert, daß er den Ausgang O des vorletzten Registerelements RE mit dem Aktivierungseingang AKT der Ausgabeschaltung OUT verbindet. Das bedeutet, daß der Speicher eine Latency von 2 aufweist. Dies kann am besten anhand der letzten Zeile der Figuren 3 und 4 erläutert werden: Nach dem Auftreten eines dem Speicher zugeführten externen Lesekommandos CMD müssen genau zwei Taktperioden des externen Taktes CLKE folgen, bis die auszugebenden Daten tatsächlich am Datenanschluß P anliegen. Dies ist durch die mit den Ziffern 1 und 2 bezeichneten Doppelpfeile in den Figuren 3 und 4 angedeutet.

Die in Figur 1 gezeigte Zähleinheit CT sorgt für das Einhalten der Latency auf folgende Weise: Sobald das aus dem externen Lesekommando CMD abgeleitete Ausgabesteuersignal PAR mit einem hohen Pegel aktiv wird, beginnt sie einen Zählvorgang sobald der zweite interne Takt CLKI2 einen negativen Pegel hat. Zuvor sind alle Inhalte der Registerelemente RE auf Null gesetzt worden. Anschließend wird die somit vom ersten Registerelement RE gespeicherte Eins des Ausgabesteuersignals PAR vom zweiten Registerelement RE übernommen, sobald der erste interne Takt CLKI1 einen hohen Pegel aufweist. Die nachfolgenden Registerelemente RE übernehmen diese Eins jeweils mit einer nachfolgenden positiven Flanke des ersten internen Takts CLKI1.

Die Zähleinheit CT aus Figur 1 zählt also, sobald das Ausgabesteuersignal PAR einen positiven Pegel annimmt und sofern der zweite interne Takt CLKI2 einen niedrigen Pegel hat, die nachfolgenden positiven Pegel des ersten internen Takts CLKI1. Dabei ist das Ausgangssignal der Zähleinheit CT synchron mit dem ersten internen Takt CLKI1, da die Registerelemente RE mit diesem getaktet werden.

15

25

30

35

Patentansprüche

- 1. Synchroner integrierter Speicher,
- mit einer Regelungseinheit (CTR) zur Erzeugung eines ersten internen Takts (CLKI1), der dem externen Takt (CLKE) um eine bestimmte Phasenverschiebung (Δ TOUT) vorauseilt,
- mit einer Ausgabeschaltung (OUT),
 - die über einen Aktivierungseingang (AKT) aktivierbar ist,
- die im aktivierten Zustand einen Ausgabevorgang für die auszulesenden Daten (D) synchron mit dem ersten internen Takt (CLKI1) beginnt
 - und die die Daten (D) mit der bestimmten Phasenverschiebung (Δ TOUT) gegenüber dem ersten internen Takt (CLKI1), also synchron mit dem externen Takt (CLKE), am Datenanschluß (P) ausgibt,
 - mit einem Taktgenerator (G) für einen zweiten internen Takt (CLKI2), der synchron mit dem externen Takt (CLKE) ist,
- 20 mit einer Zähleinheit (CT),
 - die einen Zählvorgang zur Erfassung der Anzahl von aufeinander folgenden ersten Pegeln des ersten internen Takts (CLKI1) beginnt, sobald während eines ersten Pegels eines Ausgabesteuersignals (PAR) der zweite interne Takt (CLKI2) erstmalig einen ersten Pegel annimmt,
 - und die die Ausgabeschaltung (OUT) über ihren Aktivierungseingang (AKT) aktiviert, sobald die Anzahl der aufeinander folgenden ersten Pegel des ersten internen Takts (CLKI1) einen vorgegebenen Wert erreicht hat.
 - 2. Integrierter synchroner Speicher nach Anspruch 1, dessen Zähleinheit (CT) ein veränderbares Steuersignal (L) zugeführt wird, über das unterschiedliche vorgegebene Werte für die Anzahl der aufeinander folgenden ersten Pegel des ersten internen Takts (CLKI1) einstellbar sind.

10

15

- 3. Integrierter synchroner Speicher nach Anspruch 2,
- dessen Zähleinheit (CT) ein Schieberegister mit einer Reihenschaltung von Registerelementen (RE) aufweist,
- bei dem einem Eingang des ersten Registerelements (RE) der Reihenschaltung das Ausgabesteuersignal (PAR) zugeführt wird,
 - dessen erstes Registerelement (RE) durch den zweiten internen Takt (CLKI2) getaktet wird und dessen übrige Registerelemente (RE) in Abhängigkeit vom ersten internen Takt (CLKI1) getaktet werden,
 - mit einem Multiplexer (MUX), über den die Ausgänge wenigstens einiger der Registerelemente (RE) mit dem Aktivierungseingang der Ausgabeschaltung (OUT) verbunden sind und dessen Schaltzustand über das Steuersignal (L) einstellbar ist.
 - 4. Integrierter synchroner Speicher nach einem der vorstehenden Ansprüche, dessen Taktgenerator (G) den zweiten internen Takt (CLKI2)
- 20 mittels eines Verzögerungselementes aus dem ersten internen Takt erzeugt.
 - 5. Integrierter synchroner Speicher nach Anspruch 4,
- dessen Regelungseinheit (CTR) einen Eingang aufweist, der mit dem externen Takt (CLKE) verbunden ist, und einen Ausgang, mit dem der Eingang über eine einstellbare Verzögerungseinheit (DEL) verbunden ist und an dem sie den ersten internen Takt (CLKI1) erzeugt,
- und dessen Regelungseinheit (CTR) einen Phasenkomparator
 (φ) aufweist, mit einem ersten Eingang, der mit dem Eingang der Regelungseinheit verbunden ist, mit einem zweiten Eingang, mit dem der Ausgang der Regelungseinheit über das Verzögerungselement des Taktgenerators (G) verbunden ist, und mit einem Ausgang, der mit einem Steuereingang der Verzögerungseinheit (DEL) verbunden ist.

Zusammenfassung

Synchroner integrierter Speicher

Eine Ausgabeschaltung (OUT) ist über einen Aktivierungsein-5 gang (AKT) aktivierbar, beginnt im aktivierten Zustand einen Ausgabevorgang für auszulesende Daten (D) synchron mit dem ersten internen Takt (CLKI1) und gibt die Daten (D) mit einer bestimmten Phasenverschiebung (ΔTOUT) gegenüber dem ersten internen Takt (CLKI1), synchron mit dem externen Takt (CLKE), 10 an einem Datenanschluß (P) aus. Eine Zähleinheit (CT) beginnt einen Zählvorgang zur Erfassung der Anzahl von aufeinanderfolgenden ersten Pegeln des ersten internen Takts (CLKI1), sobald während eines ersten Pegels eines Ausgabesteuersignals (PAR) ein zweiter interner Takt (CLKI2), der synchron mit dem 15 externen Takt (CLKE) ist, erstmalig einen ersten Pegel annimmt. Sie aktiviert die Ausgabeschaltung (OUT), sobald die Anzahl der aufeinanderfolgenden ersten Pegel des ersten internen Takts (CLKI1) einen vorgegebenen Wert erreicht hat.

Figur 1







FIG 2







Docket No.: GR 99 P 2371

COMBINED DECLARATION AND POWER OF ATTORNEY IN ORIGINAL APPLICATION

As a below named inventor, I hereby declare that: my residence, post office address and citizenship are as stated below next to my name; that I verily believe that I am the original, first and sole inventor (if only one name is listed below) or an original, first and joint inventor (if plural names are listed below) of the subject matter which is claimed and for which a patent is sought on the invention entitled:

SYNCHRONOUS INTEGRATED MEMORY

described and claimed in the specification bearing that title, that I understand the content of the specification, that I do not know and do not believe the same was ever known or used in the United States of America before my or our invention thereof, or patented or described in any printed publication in any country before my or our invention thereof or more than one year prior to this application, that the same was not in public use or on sale in the United States of America more than one year prior to this application, that the invention has not been patented or made the subject of an inventor's certificate issued before the date of this application in any country foreign to the United States of America on an application filed by me or my legal representatives or assigns more than twelve month prior to this application, that I acknowledge my duty to disclose information of which I am aware which is material to the examination of this application under 37 C.F.R. 1.56a, and that no application for patent or inventor's certificate of this invention has been filed earlier than the following in any country foreign to the United States prior to this application by me or my legal representatives or assigns:

German Application No. 199 34 501.5, filed July 22, 1999, the International Priority of which is claimed under 35 U.S.C. $\S 119$.

I hereby appoint the following attorney(s) and/or agent(s) to prosecute this application and to transact all business in the Patent and Trademark Office connected therewith:

HERBERT L. LERNER (Reg.No.20,435) LAURENCE A. GREENBERG (Reg.No.29,308) WERNER H. STEMER (Reg.No.34,956) RALPH E. LOCHER (Reg.No. 41,947)

Address all correspondence and telephone calls to:

LERNER AND GREENBERG, P.A.
POST OFFICE BOX 2480
HOLLYWOOD, FLORIDA 33022-2480

Tel: (954) 925-1100 Fax: (954) 925-1101

I hereby state that I have reviewed and understand the contents of the aboveidentified specification, including the claims, as amended by any amendment referred to above. I hereby declare that all statements made herein of my own knowledge are true and that all statements made on information and belief are believed to be true; and further that these statements were made with the knowledge that willful false statements and the like so made are punishable by fine or imprisonment, or both, under Section 1001 Title 18 of the United States Code and that such willful false statements may jeopardize the validity of the application or any patent issued thereon.

FULL NAME OF FIRST JOINT INVENTOR:		THOMAS HEIN	
INVENTOR'S SIGNATUR	RE:		
DATE:			
Residence: MÜNCHEN, GERMANY			
Country of Citizenship:	GERMANY		
Post Office Address:	NOCKHERSTRASSE 56, D-81541 MÜNCHEN GERMANY		
FULL NAME OF SECOND JOINT INVENTOR: THILO MARX			
INVENTOR'S SIGNATURE:			
DATE:			
Residence: MÜNCHEN, GERMANY			
Country of Citizenship:	GERMANY		
Post Office Address:	STREBERSTRASSE 6, D-80997 MÜNCHEN GERMANY		

ELUL NAME OF THIRD JOINT INVENTOR.				
FULL NAME OF THIRD JOINT INVENTOR: PATRICK HEYNE				
INVENTOR'S SIGNATURE:				
DATE:				
Residence: MÜNCHEN, GERMANY				
Country of Citizenship:	GERMANY			
Post Office Address:	SCHIERSEESTRASSE 5 D-81541 MÜNCHEN GERMANY	•		
FULL NAME OF FOURTI	H JOINT INVENTOR:			
INVENTOR'S SIGNATURE:				
DATE:				
Residence: MÜNCHEN, GERMANY				
Country of Citizenship:	GERMANY			
Post Office Address:	HERZOGSTANDSTRASS D-81539 MÜNCHEN GERMANY	SE 26,		